是zdd level
获赞
3
粉丝
3
关注
7
看过 TA
162
门头沟学院
2024
数字IC前端设计
IP属地:上海
叠叠叠叠一叠叠
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL41
任意小数分频
2023-08-08
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-08-08
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-06-29
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2023-06-29
答案正确
< 1ms
0K
Verilog
VL39
自动贩售机2
2023-06-29
答案正确
< 1ms
0K
Verilog
VL39
自动贩售机2
2023-06-29
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-06-29
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-06-29
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-06-29
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-06-29
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-06-29
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-06-29
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-06-29
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-06-29
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-06-29
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-06-29
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-06-27
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-06-27
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-06-27
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-06-27
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务