同步复位和异步复位的优缺点_

学Python的硬件工程师

触发器没有同步复位端口所以同步复位综合出的触发器需要其他的组合逻辑实现吧，体积更大才对啊，是不是啊

发表于 2022-05-10 13:40:59 回复(1)

interestinghahaha

1.区别：时钟沿复位为同步否则异步 2.同步优点：跟时钟沿，抗干扰能力强，可作为消除毛刺的方法，缺点：大多数设计为异步，使用同步消耗资源多，且需要保持一个周期以上才可以复位，可能带来时钟偏移，组合逻辑延时，复位延时等问题； 3.异步优点：无需等待，可以复位，设计消耗资源少，缺点：抗干扰能力弱，若复位结束时恰好出现在亚稳态窗口，无法确定复位信号是否有效需要同步释放异步复位解决；

发表于 2022-05-15 15:35:42 回复(0)

做梦都想要offer🐮

同步复位：在时钟有效沿到来之后才会起作用，抗干扰能力强，有利于消除/过滤时钟频率的复位毛刺，有利于仿真和时序分析。缺点是需要消耗更多的器件资源，无法充分利用专用异步复位端口CLR，但是同步复位在时钟上升沿触发时会进行系统是否复位的判断，从而降低了亚稳态出现的概率。异步复位：当复位信号出现在下降沿时，无论时钟是何状态，都会执行复位，异步复位无需等待时钟有效沿。并且库中触发器带有专用的异步复位端口，无需增加器件额外资源。但是抗干扰能力较弱，如果复位信号在释放时刚好发生在时钟有效沿附近，就容易使寄存器输出出现亚稳态。通过异步复位同步释放的双缓冲电路可以解决亚稳态问题，也就是通过两个D触发器打两拍解决。

发表于 2022-06-09 13:38:38 回复(0)

幸福的鸽子在敲键盘

由于大部分目标器件库里边的DFF只有异步复位端口，所以使用同步复位很可能在数据端综合出组合逻辑，会增加资源消耗。

发表于 2023-05-07 21:44:42 回复(0)

牛客417431242号

同步复位优点：能实现全局同步，利于时序分析和仿真器的仿真；复位只发生在时钟沿处，可以过滤毛刺。缺点：复位信号失效小于时钟周期时可能导致无法识别到复位；通常需要增加组合逻辑实现同步复位，占用更多的逻辑资源。异步复位优点：大多数DFF都有异步复位端口，不需要另外的组合逻辑，占用资源较少；设计简单；异步复位信号识别方便。缺点：对噪声和毛刺敏感，易受影响；不利于静态时序分析；若复位刚好在时钟边沿释放，则容易造成亚稳态。

发表于 2023-02-24 10:38:11 回复(0)

张伟大律师

同步复位：复位信号在时钟沿到来的时候有效，执行一次复位操作。优点：（1）复位操作是瞬时发生的，有利于仿真器的仿真；（2）保证复位只发生在时钟有效边沿，可以过滤掉复位信号的毛刺（滤除高于时钟频率的毛刺）提高复位可靠性；（3）可以设计为纯粹的同步时序电路，有利于之后的时序仿真和时序约束，综合出的FPGA性能跟高；（4）综合出更小的触发器。缺点：（1）复位信号的持续时间必须大于一个时钟周期，否则复位信号可能会被当成毛刺滤除；（2）大多数的寄存器只有异步复位端口，若采用同步复位，需要在寄存器输入端口添加额外的组合逻辑，消耗更多逻辑资源；（3）当复位信号有外部逻辑组合产生，那么复位信号可能容易受外部信号控制；（4）在采用门控时钟的设计中，复位信号有效是时钟可能处于关闭状态，复位无效。异步复位：无论时钟信号有效沿何时到来，只要复位信号有效，就执行复位操作。优点：（1）大多数的寄存器是异步复位端口，更加节省资源，减小延迟；（2）综合工具更容易识别出复位信号。缺点：（1）对毛刺敏感，易受毛刺干扰；（2）在复位信号释放的时候容易出现问题，若复位信号释放时刻和时钟边沿接近，很容易使寄存器的输出产生亚稳态；（3）由于复位信号管辖的寄存器很多，复位信号到达各个寄存器的路径延迟不同，若复位信号释放时刻和时钟有效沿接近，则会导致部分寄存器在时钟有效沿之前复位，有些寄存器在时钟有效沿之后复位，从而导致后续逻辑出现混乱。

发表于 2022-11-09 17:03:55 回复(0)

在发呆的牛油果很苗条

同步复位，受时钟影响必须有时钟才有效可以过滤复位信号上的毛刺。异步复位不受时钟影响，如果复位信号上出现毛刺可能导致寄存器亚稳态出现

发表于 2022-10-28 11:34:10 回复(0)

Hellocoded

同步复位: 优点: 有利于后续的时序分析，不容易受到外界毛刺的影响，抗干扰能力强缺点; 由于现在大多数的DFF器件都是带的异步复位，所以要构造同步复位，需要外加的逻辑，消耗一定的资源，同时，同步复位的时间有要求，需要至少大于时钟周期，不然可能会没有复位响应异步复位: 优点: 不需要等待，直接复位，且器件直接带有异步复位口，消耗的资源少缺点: 不利于后续的时序分析，易受到外界毛刺的影响，复位时如果处于周期有效沿附近，可能会带来亚稳态的问题实际的设计上，最好是设计一个异步复位同步器，通过对异步复位加以同步寄存器的方式得到全局的复位信号

发表于 2022-10-24 16:22:42 回复(0)

月半木登子

同步复位的优点是电路的为同步电路，易于时序分析，并且可以过滤小于时钟周期的毛刺信号，抗干扰能力强；缺点是需要在器件前增加一段组合电路实现同步复位，占用更大面积。并且复位信号需要保持一个时钟周期才能保证复位成功。复位的动作需要延后一个时钟有效沿才能开始。异步复位的优点是电路简单，复位信号来临即可开始复位动作。缺点是可能出现亚稳态，抗干扰能力弱。

发表于 2022-10-09 08:47:19 回复(0)

￥爱飞的鸟

同步复位优点：易进行仿真；综合出的电路为同步电路，对应的电路频率一般较高，易进行时序分析；可以过滤大于时钟周期的毛刺。缺点：存在时钟偏斜、时钟抖动；相比于异步复位消耗的逻辑资源较多。异步复位优点：易进行设计；消耗逻辑资源相较于同步复位少；在FPGA中存在全局复位端口易进行识别。缺点：属于异步逻辑，如果复位释放的时候恰好在时钟有效沿附近时，易造成亚稳态；易受毛刺和噪声的影响。

发表于 2022-09-02 11:20:55 回复(0)

就是珊珊

同步复位的优点： 1、有利于仿真器的仿真 2、可以使所设计的电路成为100%的同步时序电路，大大有利于时序分析。 3、因为它只有在时钟信号有效电平到来时才有效，因此有效滤除高于复位信号频率的毛刺同步复位的缺点： 1、复位信号的有效时长要大于一个时钟周期 2、大部分逻辑器件的目标库内都是DFF，DFF上只有异步复位端口，因此要实现同步复位，需要在DFF的输入端口插入逻辑组合，造成逻辑资源浪费异步复位的优点： 1、大部分器件目标库的DFF都有异步复位端口，因此采用异步复位电路可以节省资源 2、设计相对简单 3、异步复位信号识别方便，可以很方便使用FPGA的全局复位端口异步复位的缺点： 1、复位信号抗干扰能力差，容易受毛刺的影响 2、在复位信号释放时容易出现问题，具体就是说若复位信号释放时恰好在有效沿附近，就会使得输出信号处于亚稳态。

发表于 2022-08-27 16:49:33 回复(0)

牛客509192191号

同步复位和异步复位是根据复位信号与触发信号关系划分的，如果复位信号和触发信号是一个同一个时钟驱动，那么是同步复位，如果复位信号和触发信号是不同时钟驱动的，那么是异步复位。同步复位跟随时钟，抗干扰能力强，易于时序分析且可以有效滤除毛刺，缺点是D触发器通常自带异步复位端，使用同步复位会增加逻辑资源消耗，而插入组合逻辑也会增加卢静延时；复位信号也不能小于一个时钟周期，否则可能会错过时钟触发沿。异步复位不跟随时钟，复位简单，消耗逻辑资源少，缺点是容易受到复位毛刺干扰，不利于时序分析，如果异步复位释放时处于时钟有效附近，容易产生亚稳态，可以通过打两拍来解决这个问题。

发表于 2022-08-26 00:12:22 回复(0)

牛客661944965号

同步复位：优点：可以保证逻辑设计是100%同步的，利于时序分析；降低毛刺的影响，过滤复位毛刺；每次时钟上升沿的时候判断复位，可以降低复位释放发生亚稳态的概率。缺点：需要保证复位有效时长大于一个时钟周期，否则可能在时钟上升沿采集不到有效的复位信号；触发器需要额外添加rst信号判断复位，占用逻辑资源。异步复位：优点：一旦检测到复位信号的释放，电路便会响应复位；一般的触发器都带有异步复位端口，采用异步复位设计可以减少逻辑资源的使用；缺点：在复位信号释放不满足recovery时间和removal时间会产生亚稳态，概率大于同步复位；对毛刺敏感

编辑于 2022-08-19 16:58:30 回复(0)

绿野仙踪lxc

# 同步复位 ## 优点 1. 仅在时钟有效沿采样，有效过滤毛刺； 2. 同步信号便于进行静态时序分析； ## 缺点 1. 一些标准单元库中没有同步复位的DFF，综合时需要额外的组合逻辑实现同步复位，增加面积； 2. 容易将复位信号当作普通信号处理，在验证和布局布线等流程时考虑欠佳。 # 异步复位 ## 优点 1. 通常标准单元库中都是异步复位的DFF，便于综合； 2. 快速触发复位 ## 缺点 1. 毛刺敏感 2. 异步信号时序分析复杂

发表于 2022-08-02 23:27:52 回复(0)

牛客994903637号

同步复位电路是百分百同步的，可以综合更小的触发器，保证复位发生在有效时钟边沿，过滤复位信号毛刺，但是当复位信号宽小于时钟周期时，可能需要一个脉冲展宽器，使复位信号在有效时钟边沿能被正确采样；当复位信号有外部逻辑产生时，容容易受外部信号控制。异步复位：减小延迟，复位信号独立于时钟，只要复位信号发起，电路立即复位；缺点：对毛刺敏感，若复位刚好在时钟边沿撤销，很容易使寄存器的输出产生亚稳态。

发表于 2022-07-26 16:11:23 回复(0)

嗯，知道知道

同步复位，和时钟有效沿同步发生，逻辑简单，易于控制，过滤reset毛刺，触发器一般带有异步复位导致同步复位逻辑更复杂，xilinx的芯片触发器带有同步复位，reset不敏感，需要保持一个周期的脉冲，可以sta 同步复位优点 1.过滤毛刺 2.利于sta 缺点 1.dd一般不带有同步复位口，逻辑复杂 2.受到时钟延迟影响 3.reset输出要求异步复位优点 1.对reset信号敏感 2.大多dd支持异步复位接口没逻辑简单 3.无延迟缺点 1.不能过滤毛刺 2.亚稳态问题 3.不能sta 异步复位：毛刺敏感，reset信号敏感，逻辑简单，容易产生亚稳态，难以控制，不可以sta

发表于 2022-07-13 10:40:37 回复(0)

牛客416629209号

同步复位在时钟沿进行复位，异步复位在复位信号到来时进行复位与时钟沿无关；同步复位的抗干扰能力强，但需要保持一个周期以上才可以复位，占用资源大；异步复位占用资源较少，但对信号要求较高，不能有毛刺，且可能出现亚稳态

发表于 2022-07-13 09:57:20 回复(0)

牛客212806417号

同步复位：优点：有利于时序分析；同步时序没有毛刺缺点：IP库的触发器多为异步复位，若要进行同步复位，则需要在输入端添加逻辑，会额外消耗功耗和面积；复位信号需要持续一个周期以上；在门控时钟电路中不能使用异步复位：优点：随时复位；占用面积小缺点：恢复时有毛刺，可能会造成多个触发器非同一时间复位，无法达到确定的状态需要异步复位同步释放

发表于 2022-07-12 22:09:11 回复(0)

牛客939460327号

同步优点：无recovery与removal造成的亚稳态问题，缺点：无法在时钟触发沿未到前进行复位；异步复位优点：可以在任何时刻复位，即使是很窄的复位信号也可以复位，缺点：可能会产生亚稳态

发表于 2022-07-10 21:24:14 回复(0)

牛客946761299号

同步复位优点：在异步信号电平变化的时候，不会产生亚稳态；缺点：因为D触发器的复位端是异步的，若是同步复位则会增加组合逻辑，所以会更消耗资源，并且占更大的面积；异步复位：优点：不会产生多余的组合逻辑；缺点：在异步信号释放的时候，会造成亚稳态；

发表于 2022-07-05 19:13:24 回复(0)

同步复位和异步复位的优缺点

问题信息

热门推荐

相关试题