首页 > 试题广场 >

下列关于verilog语法中，错误的是：

[单选题]

verilog的标识符可以以$字母开头。

Verilog 格式自由，可以在一行内编写，也可跨多行编写。

Verilog 中可以用 // 进行单行注释

Verilog 中空白符（换行、制表、空格）都没有实际的意义，在编译阶段可忽略

查看正确选项

牛客993558385号

在 Verilog 语言中，所有的关键字（又叫保留字）都为小写。完整的 Verilog 关键字在编辑器会以高亮的形式突出出来。 Verilog 的内部信号名（又称标识符）使用大写和小写都可以。标识符可以是字母、数字、 $（美元符号）和下划线的任意组合，只要第一个字符是字母或者下划线即可。

发表于 2022-03-08 22:29:17 回复(1)

陌上花开，可缓缓归矣。

标识符可以是字母、数字、 $（美元符号）和下划线的任意组合，只要第一个字符是字母或者下划线即可。

发表于 2023-02-06 16:40:30 回复(0)

柴犬胖乎乎

进制符号和数字之间不是不能出现空格吗

发表于 2023-05-03 20:37:02 回复(0)

克林cling

//不能单行，

发表于 2022-09-20 15:05:38 回复(0)

提交观点

问题信息

Verilog

难度：

4条回答 261收藏 1225浏览

扫一扫，把题目装进口袋