`timescale 1ns/1ns module top_module( input [4:0] a, b, c, d, e, f, output [7:0] w, x, y, z ); wire [31:0] temp; assign temp = {a,b,c,d,e,f,2'b11}; assign {w,x,y,z} = {temp[31:24],temp[23:16],temp[15:8],temp[7:0]}; endmodule

`timescale 1ns/1ns module top_module( in ,out ); input [15:0] in; output [15:0] out; assign out = {in[3:0],in[7:4],in[11:8],in[15:12]}; endmodule

`timescale 1ns/1ns module top_module ( input a, input b, input c, input d, output e, output f ); wire g; assign g =(a & b)^(c ^ d); assign e = ~g; assign f = g | d; endmodule

`timescale 1ns/1ns module top_module ( input a, input b, input c, input d, output e, output f ); wire g; assign g = (a&b)^(c|d); assign f = g; assign e = ~g; endmodule

`timescale 1ns/1ns module top_module( input a, input b, input c, output d ); assign d = a&b&c; endmodule