四个下降沿高电平 四个上升沿低电平 一个计数器记录电平变换，并控制计数器工作 `timescale 1ns/1ns module odo_div_or ( input wire rst , input wire clk_in, output wire clk_out7 ); reg [2:0] count1 = 0; reg [2:0] count2 = 0; reg flag = 0; reg waveout = 0; assign clk_out7 = flag; always@(posedge clk_in or negedge rst)begin // low...

module count_module( //秒表计数器 input clk, input rst_n, output reg [5:0]second, output reg [5:0]minute ); reg flag1 = 0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0)begin second <= 6'd0; end else begin if(second >= 6'd60)begin second <= 6'd1; ...