根据以下RTL图，使用 Verilog HDL语言编写代码，实现相同的功能，并编写testbench验证功能。

输入描述:

clk：系统时钟信号rst_n：复位信号，低电平有效data_in：输入信号

输出描述:

data_out：输出信号