壁仞科技芯片架构设计部由CTO领衔，团队成员由各领域技术专家和资深精英工程师组成，致力于开发原创性的通用计算体系，打造高性能大算力GPGPU产品，服务于人工智能产业及当前热门的AIGC、GPT等大模型应用。我们采用业界最前沿的技术从架构设计到芯片研发并流片及支持软件落地，有挑战才有激情和机遇，团队所有成员怀揣技术的热情共同打造AI大算力芯片的新愿景。   角色和期望： 1.与架构师合作，定义模块功能、性能指标、低功耗策略和制定验证方案； 2.负责产品子模块的功能设计与验证，保证功能正确和验证覆盖率； 3.负责模块的RTL静态质量检查，包括RTL语法检查、LEC/formality等功能一致性检查、跨时钟设计和低功耗设计； 4.负责模块的物理综合、版图实现和时序分析。  

人才画像： 1.  具有3年以上编译器开发经验 2.  具有有 Clang/LLVM/IDE 开发经验，掌握 Linux 开发调试环境，git 等版本控制工具 岗位职责： 1. 负责编程语言的编译工具链研发 2. 负责基于自研 GPU 的编程语言构建/调试/仿真/Sanitizer等功能的开发 3. 参与编程语言和自研 GPU 的编译器的设计和实现

角色和期望： GPU model使用C++来模拟和描述GPU architecture(架构)。作为一位架构工程师，我们期望您能交付高质量的GPU功能model，以满足架构验证，GPU硬件/软件/编译器开发的需求，同时我们期望您能够参与芯片架构设计等。   1.参与架构功能model的开发，并能分析model结果，根据结果提出架构和微架构更改； 2.参与各种工具的开发与改进，这些工具将用于架构研究，硬件功能验证和性能分析； 3.参与功能/性能/功耗测试计划和功能/性能/功耗测试实例的开发，这些测试实例将用于硬件功能验证，性能/功耗验证与分析； 4.与硬件设计部门合作，支持硬件验证； 5.与软件部门合作，支持驱动/编译器的开发。

角色和期望: 1.负责设计模拟，混合信号高速serdes相关模块，从模块定义，确定指标到全面仿真验证，满足客户需求 2.作为IP部门的一份子，设计下一代模拟，混合信号的高速模块，PLL等电路。拥有Serdes,GDDR,PLL,ADC/DAC等模块设计经验者优先 对以下一种或多种Serdes电路有实际设计经验者可优先考虑：Driver; Receiver;Serializer; Deserializer; Phase Interpolator; Low jitter PLL; CDR, High Speed;Clock Distribution; Bias and Bandgap; and Voltage Regulators 3.参与制定IP设计指标，测试计划，验证计划，设计微顶层的具体指标，全程参与从顶层设计，具体电路设计，顶层floorplan设计和 custom layout设计和最终设计交付 4.和layout, integration, verification, and physical等各部门协调合作，推进产品研发