投递时间:2025年3月14日-2025年7月31日

岗位职责
1 . 负责逻辑综合、DFT电路的插入以及测试pattern的产生 2.  负责从netlist(综合后)到GDS输出的后端设计工作; 3.  负责floorplan、placement、CTS、PCTS、routing、timing分析、SI分析、IR-drop分析; 4.  使用PT进行timing signoff check; 5.  完成GDS的DRC/ERC/PERC/LVS等相关check; 请注意:除了牛客网简历投递外,请至高通招聘官网再次投递,以便后续的面试流程。
岗位要求
1. 熟悉大规模集成电路设计与实现流程 2. 熟悉Linux系统环境,具有脚本编写能力 3. 良好的英文书写和沟通能力; 4. 对综合、DFT、数字后端设计有浓厚的兴趣,具有团队精神 以下为加分项: 1. 具备Scan insertion实际操作经验,对Mentor的TK工具具备一定认知 2. 具备MBIST insertion的经验. 3. 具备数字后端设计工具经验, ICC2/INN/ICC/PT/FC 4.了解时序检查与时序收敛 5. 熟悉半导体工艺与foundry DRC rule deck
牛客安全提示:如发现虚假招聘、广告,或以任何名义索要证件、费用,或诱导异地入职、参与培训等均属违法行为,发现请 立即举报
Qualcomm高通
通信电子
已上市
上海
查看其他 20 个职位