中端SYN/LEC/STA/LP工程师

1、负责数字电路从RTL到GDSII的实现：SoC芯片中的逻辑综合，形式验证，低功耗分析优化和低功耗检查，进行时钟分析、时序约束、STA signoff等工作； 2、负责综合，Formal，低功耗分析和检查，STA等 flow 的搭建和维护； 3、配合设计完成性能功耗面积迭代优化，对接PR团队完成后端设计

1、本科/硕士学位及以上，微电子/电子/计算机等相关专业毕业，5年以上相关工作经验； 2、拥有静态时序分析的经验，主导完成芯片时序收敛；参与过大型芯片时序Timing Closure相关工作；有5nm以下工艺流片经验优先； 3、熟悉SOC从RTL到GDS的完整设计流程，具备后端物理实现的技能，熟悉后端设计流程及工具； 4、熟悉业界主流EDA工具的设计方法学，能够熟练使用；DC/FC/PT/Tempus/Formality/LEC/ICCII/INOVUS 等相关设计工具； 5、熟悉Unix/Linux环境，熟练使用Tcl/Perl/Make/Python脚本编程； 6、积极主动,团结合作, 有独立解决问题的能力。