【25届校招】数字后端工程师

薪资面议
本科
祥科路111号腾飞科技楼2号楼5层/人工智能产业园G3栋6F
2024-09-13
 什么是官网闪投?
简历直投官网 无需重复填写简历 投后必反馈 进度实时更新 安全可靠官网可查 海量岗位5w+ 移动端投递方便


岗位职责
 

  1. 设计和开发数字电路后端实现方案，包括RTL设计、逻辑综合、时序分析、物理设计和布局布线。 
  2. 进行数字电路实现过程中的时序约束开发和验证，确保设计符合功能、性能和功耗要求。 
  3. 确保实现的数字电路满足物理设计规则，如DRC、LVS，EMIR和可靠性规则等。 
  4. 参与验证和确认数字电路的功能正确性LEC和可靠性。 
  5. 协作工作，与团队中的RTL设计工程师、物理设计工程师和验证工程师一起确保设计的准确性和成功交付。 

 


岗位要求
 

  1. 全日制硕士学位，计算机工程、电子工程或相关领域。 
  2. 熟悉Verilog和System Verilog RTL设计语言和流程。 
  3. 熟练掌握数字电路后端实现工具，如DC、ICC2、Innovus、PrimeTime等。 
  4. 有经验处理数字电路的时序分析和约束开发。 
  5. 了解物理设计和布局布线的基础知识。 
  6. 了解DFT的基础知识和设计要求。 
  7. 掌握脚本工具（如Tcl，Perl）的经验。 
  8. 有FPGA，高速接口设计（例如DDR，PCIe，Ethernet，Serdes）优先。 
  9. 有良好的团队合作和沟通能力，能够与团队中的其他工程师协作。 
  10. 具有解决问题和寻找创新解决方案的能力。 
  11. 能提供至少持续3个月的全勤实习期（实习薪资450元/天）。