模拟版图设计工程师(校&社招)

设计领域：晶体管，电阻，电容的匹配，电源和地的耦合，差分对的信号通路等。 熟练使用Cadence布局工具Virtuoso XL和Assura（有ICADVM版本经验者优先）。 能够与其他模拟IC 电路布局协调，确保可靠、高效、一致和成功地交付模拟IC电路布局。 对IC设计技术和流程/方法有基本的了解（有台积电或三星FINFET经验者优先）。 熟悉模拟IC芯片组装，包括布局规划和模块布局。 具有进行DRC/LVS分析和推荐适当解决方案的实际经验（有EMIR修复经验者优先）。

本科以上学历，1年以上模拟设计行业相关工作经验。 具有较强的沟通能力，口头和书面表达能力，以及项目管理能力。 要求良好的中英文沟通能力。