秋招总结

2025届电气本科生，有低压电工证，求本专业学长学姐内推一下#牛客AI配图神器#

面试体验一般般，面试官可能有自己的事情，整个过程比较急，大概率凉经1.做个自我介绍（中途打断）2.介绍一下实习经历，然后开始拷打3.介绍一下在校项目经历介绍完就面试结束了，无反问，无八股

有很多研一研二以及大三大四的同学准备面试硬件类（硬件研发、嵌入式硬件、layout、电源设计、射频、硬件测试、工艺、FAE）的工作。鉴于此，总结了一下我秋招、实习中的硬件高频考点分享给大家，并详细讲解我是如何准备硬件面试的。本人双非本，211硕，本硕均为电子信息专业。本科专业排名TOP 5％，获得过国奖；研究生TOP 5％，获得两次一等奖学金，同时有一些竞赛经验，比如华为杯数学建模、研究生电赛、创新创业类竞赛等。秋招主投嵌软和硬件岗，最终大大小小十几个offer，海康，汇川，艾诺，TCL，信捷电气，CVTE，京东方等。PS：我的硬件秋招笔记八股文，如果有需要可以dd一、项目经验（非常重要！！！）对项目从需求分析、方案设计到调试量产全流程了然于心，能清晰阐述技术选型依据。准备3-5个项目中遇到的典型问题（如EMC干扰、热设计缺陷），重点说明解决思路（如仿真优化、冗余设计）与量化结果（如效率提升X%）。针对项目局限性，提出改进方向（如升级拓扑结构、引入数字电源管理）。二、电源设计（十家有八家会问到！！）DC-DC buck/boost/buck-boost、LDO 的拓扑及原理。LDO和DCDC区别与选型。DC-DC的损耗问题、纹波如何产生，怎么测量、怎么减小纹波？（提高开关频率、增大电感量、并联大的且ESR较小的输出电容）、纹波与噪声的区别、LDO的最大热耗散问题、BUCK与LDO的应用场景、buck及LDO需要关注的指标：效率、纹波、带载能力、精度、电压调整率、负载调整率、PSRR等。电源树设计思路（根据负载功耗和不同电压等级需求设计）。三、运算放大器相关。需要关注的指标：输入失调电压Vos、输入失调电流Ios、供电电压、带载能力、增益带宽积、压摆率、是否轨对轨输出（有些公司喜欢问这些问题）。那些基本的同相、反相、加减法放大电路肯定需要掌握，积分、微分电路建议掌握。四、基础元器件。（阻容感、二极管三极管MOS管）电阻：贴片/直插/金属箔、阻值、精度、功率、温飘特性。电容：电解/贴片的优缺点、容值、耐压、精度、ESR与ESL。电感：感值、精度、最大通流能力、饱和电流。五、单片机/嵌入式部分。MCU的组成结构：电源、晶振、复位、IC。如果板上电路无法正常工作怎么办?  先检测电源、再检测晶振是否起振、最后通过电压检测复位电路。 什么51/ stm 32最好多多少少了解一点，如果懂FPGA就更好了。六、实践部分（硬件测试岗位重点准备！！）线性电源、信号发生器、示波器、逻辑分析仪、万用表、频谱仪，项目怎么用来测试的。这里问的最多的是DC-DC电路怎么测量纹波 ？ 示波器设置交流耦合、20MHz带宽限制（与开关频率及其产生的谐波有关，避免引入其他的高频干扰）、接地探头。 频谱仪中扫频范围及中心频率、分辨率带宽与视频带宽，如果信号频率被噪声淹没，怎么做？减小分辨率带宽、增加使用低噪声的前端放大器。七、协议部分。（这些背一背就行）主要是IIC与SPI通信协议。首先IIC的组成，读和写的时序、起始和结束信号是怎样的，多挂载是怎样处理的？ 从机不想应答怎么办？其他需要准备的还有UART\RS232\RE485\CAN\USB等。八、PCB部分（想投layout工程师的着重准备，强推西电PCB设计指南那个PPT，一定要看！）画过几层板？用的什么软件？学校里学的大多数是AD、嘉立创，但大厂一般都用Cadence/PADS，原理都是一样的。叠层设计？布局的注意事项（这里着重去看DC-DC电路以及分模块布局）？走线原则及宽度？3W原则？ 过孔的通流能力？模数分割，单点接地以及原因？九、基础部分。模拟电子线路的线性部分需要吃透，二极管、三极管、MOSFET、放大器的三种结构及输入、输出阻抗的关系及放大性能、集成运放（正反馈负反馈、虚短虚断）、比较器。数字电路：数制与码制、化简（公式与卡诺图）、D触发器、RS触发器、JK触发器、3/8译码器、计数器等忘了。十、主管和HR面。主管和HR面主要会问关注一个公司的哪些方面？ （面试前了解一下公司产品很关键）、工作地问题、 稳定性问题（男女朋友及父母的想法）、抗压能力（遇到解决不了的事情怎么办）、遇到的困难以及怎么解决的？ 手上的offer情况？十一、硬件测试  整机测试、板级测试都包括什么？什么是静态调试、动态测试。请描述一下硬件测试的步骤和流程。逻辑分析仪的作用是什么？你如何使用它？请解释什么是硬件的 BOM（物料清单）管理。你如何保证硬件的可靠性和稳定性？ 你对EMC 的认识和了解如何？PS：我的硬件秋招笔记八股文，如果有需要，可以找我。

思特威AI芯片工程师一面面经思特威——面经timeline岗：数字ic目前进度：正式offer除了迪✌🏻的唯一一个offer😭感谢老思。秋招期间在牛客看了很多面经贴，快成老家了，发个面经贴攒攒人品。笔试：8.23常见八股加一道智力题，原来貌似倒计时一个小时但是计时结束也不会强制提交，现在同门反馈是会强制提交了。一面：技术面 9.5 30min总体来说氛围比较轻松，结合项目询问低功耗处理方法和异步处理方法，让讲了个异步fifo，会询问代码量之类的。二面：部门主管面 9.21 30-40min探讨了我项目中所负责的模块的实际应用场景（可能相比起技术细节会更偏向于对IP应用的思考）我的项目多是数...