地平线数字IC验证一面二面

时间线:8.12投递 8.26一面 9.6二面
====================================================================
面试官人不错,聊了接近一个小时,前期因为投递时的版本过于旧就开了屏幕共享,把我本地的简历共享给面试官。
1、先介绍自己
2、每个项目挨着过
3、AXI vip的用法
4、UVM环境是怎么搭建的
5、AXI五个通道的握手
6、check机制是怎么做的?
7、介绍vitual sequence 与sequencer
8、反问
最后面试官让我给简历重新发一份给hr,第二天hr联系我要新简历~
期待有后续~
全部评论
大佬,你导师一定给了你很多项目吧
1 回复 分享
发布于 09-03 23:04 天津
太强了,佬
点赞 回复 分享
发布于 09-01 04:58 美国
是24应届嘛佬
点赞 回复 分享
发布于 09-17 01:45 山东

相关推荐

点赞 评论 收藏
分享
从版图设计回来的金爷爷,依旧满怀激情,尽管疲倦的眼睛几乎睁不开,但还是找到了我们这些在芯片设计一线奋斗的年轻工程师,讨论起了今天的版图布局问题。我们刚从布线的任务中脱身,彼此交换着刚完成的工作,正准备稍微休息时,金爷爷已然开始了新的讨论:“我们需要把晶体管的布局做得更紧凑。减少电流路径长度,提高性能,但不能因为追求密度而牺牲信号完整性。”我们有些困惑,毕竟版图的复杂度已经达到极限,但金爷爷却像往常一样一副无畏的样子:“你们知道,现在一些数字电路设计工具总是过于依赖自动布图,忽略了在某些关键信号线上做手工优化的必要性。你们是版图设计的未来,必须承担起在设计中找到平衡点的责任,不能盲目跟随工具做决定。”听了这话,我们不禁肃然起敬,眼里泛起了晶体管的光辉。金爷爷环视四周,脸上露出一丝无奈:“如果我们的世界能像EDA工具生成的版图那样完美对称就好了,但现如今,总有一些过于复杂的元件——比如大容量存储器、复杂的I/O接口,它们总是偏离了理想轨迹,造成了层间干扰和寄生电容。这些都是设计的痛点,它们是敌人,必须解决。”说完,金爷爷捡起一块浮雕板,仔细分析着布局中的金属层:“你们看,这就是当前设计的瓶颈。布线的阻抗控制和寄生效应总是让我们付出更高的功耗和延迟代价。”突然,金爷爷从桌上拿起一个手工绘制的版图草图,指着上面的某个节点说:“这个节点的布线太长了,信号在这条路径上可能会出现反射,这会严重影响芯片的工作稳定性。”他愤怒地摆弄着图纸,“该死的寄生电感!这个问题,如果不彻底解决,芯片迟早会发生时序故障。”我们都听得出他话中的急切,也深知这些细节在真正的芯片设计中有多么关键。金爷爷继续说道:“但是,不要认为所有问题都能通过简单的优化来解决。即使是最精密的版图,也不可能完全避免所有物理效应。你们一定要记住:有时候,设计的牺牲是为了更高效的运行,像低功耗设计中的时钟树优化,牺牲一定的布线面积换来更高的频率和稳定性。”正当我们还在思索这些复杂的设计哲学时,金爷爷又从工具栏上拉出了一个调试器,微笑着看向我们:“你们能告诉我,那个跨越多层的信号路径上出了什么问题吗?”我们赶紧检查设计文件:“看起来是因为某一层布线过长,导致了时延过大。”我们回答。金爷爷深深叹了口气:“这就是工程的挑战,优化的路上总是充满了权衡。我们的目标,是在微小的变化中找到最优解,为了性能,也为了芯片的生命周期。”他停顿了一下,眼神变得深邃:“每一条信号线,每一个晶体管的放置,都是为了芯片能够在激烈的市场竞争中生存下去。”几天后,我们得知金爷爷的设计终于顺利通过了关键的验证阶段,我们松了一口气。正如他所说,设计的成功总是需要许多细节的积累和牺牲。而这些微小的牺牲,正是为了那个最完美的版本。金爷爷依旧在版图上勾画着下一个更完美的设计,丝毫没有放慢脚步。我们感慨万分,在未来的日子里,必定会继续传承他那份对细节的执着与对工程的敬畏。
点赞 评论 收藏
分享
4 12 评论
分享
牛客网
牛客企业服务