寻小伙伴一起做做前端项目

`timescale 1ns/1ns module width_24to128( input clk , input rst_n , input valid_in , input [23:0] data_in , output reg valid_out , output reg [127:0] data_out ); reg [3:0] cnt; reg [127:0] data_locker; always@(posedge clk or negedge rst_n) begin ...