嵌入式开发面经(芯动科技提前批一面)

面试官介绍公司
进行自我介绍
1.问了C和C++一些基础的,问更了解C还是C++,我答的C++然后从C++切入问

2.问了堆栈方面的内存分布
堆空间 栈空间 分别存什么

3.static的用途
静态主要用途 用在什么地方 为了什么

4.虚函数主要用在哪
虚函数如何实现

5.顺着虚函数问到
多态的实现方式(虚函数,函数重载)

6.网络编程流程
服务器客户端流程:socket等等一系列

7.多线程多进程编程

8.实际中用过哪些多线程编程
修昂目中有没有多进程多线程

9.线程安全问题

10.加过哪几种锁
讲讲都在什么情况下加的锁
(读写锁,互斥锁,自旋锁))

11.linux静态库和动态库
静态库动态库区别啥的

12.IO复用
select poll epoll

13IIC相关
阶段 开始阶段 三个阶段

14arm寄存器都有哪些种

之后就是和面试官聊天 说学的是软件为什么想弄嵌入式等等
问项目 项目上我写的深度学习 和 网络编程多线程多进程相关的
总体还是偏底层 喜欢问实现原理 底层原理

补充;
写的时候忘了 之后突然想起来 还问了 数据结构,红黑树,红黑树是epoll的实现方式
顺着epoll问了问红黑树,但是我对于红黑树只有最简单概念的了解用的少,所以没答上
比如 链表的插入,口述链表插入的整个过程
以上的具体答案收录到我的专栏中,专栏地址在下方
全部评论

相关推荐

#通信硬件人笔面经互助# 2024-09-xx(忘记哪天投递的了😅)2024-09-25 (8.6笔试)2024-09-27 (一面)2024-10-08 (二面)🤪 背景本科双非/硕士985硕本人的经历是(研电赛技术赛国二+企业赛第二名、研数模赛国三(本科国一),均团队主战+队长,两项发明专利+一软著),无实习经历,4段项目经历偏FPGA数字信号处理+高速接口。🤔 面试感受一面技术HR面大概30分钟,是一个看起来年龄不大的工程师,面试的时候我发现,好像和我做的不是很对口😅,他们做芯片封装测试的,大意了,报错岗位了?就抱着来都来了的心态面完了,总体来说还不错的。首先,自我介绍(大概三四分钟吧),介绍完了以后,就是让我介绍一下我最熟悉的一个项目,介绍完他就说他们做的可能和我做的可能不太一样或者说,他们组不是做数字逻辑或者FPGA的😅(尴尬了不是😅),他们是做DDR封装测试的,正好看见我项目里有ddr,疯狂拷打DDR,都快拷打糊了,从定义(什么是DDR),到原理,再到应用,我说我主要是xilinx的DDR的IP去做存储,后面才没拼命拷打,捡回一条小命,真的给我拷打的汗流浃背😅,后面就正常反问流程,工作强度之类的,他让我回去考虑一下要不要做这份工作毕竟第一份工作对一个人挺重要的,大哥挺好的,点赞。总体来说面试感觉还不错,面试官水平很高,人也不错。
查看6道真题和解析 通信硬件人笔面经互助
点赞 评论 收藏
分享
不愿透露姓名的神秘牛友
11-13 13:45
长江存储 量产pe 15.5×14.4+每个月5K加班费 硕士985
点赞 评论 收藏
分享
2 16 评论
分享
牛客网
牛客企业服务