模拟IC方向求助

实习好难找啊啊啊高精度adc方向发现根本没啥公司招实习

1. 自我介绍 2. 项目介绍，追问问题 3. 异步FIFO怎么设计的？ 4. FIFO最小深度怎么求？ 5. 多Bit跨时钟域传输有哪些方式？ 6. 使用DSP和LUT/FF有什么区别？ 7. 时序分析和优化怎么做的？ 8. 使用什么EDA工具？ 9. 跨时钟电路分析，哪里有问题，怎么改？ 10. 代码题：同步fifo控制器 11. 平时是怎么学习数字IC的？ 12. 对于加班的看法 13. 对华为文化的看法 14. 反问环节

今天不想去TI的FAE一面了，去了也是被刷，拿到offer后也不太考虑干FAE，即使入职后也会卡转正…从六月份开始到现在，要么投完简历石沉大海，要么笔一家挂一家，看到群友们还有身边同学面试进展顺利，每天都很焦虑。日常就是转战QQ、微信、小红薯、牛客各个APP看秋招相关信息，越刷越焦虑，越焦虑越刷，提不起劲儿学习…内心知道这样百害无一利，但是就是控制不住自己每天既担心入不了模拟IC设计这一行，又担心入职后被裁，还担心被裁后找工作更难…这些情绪又不好讲给家人和朋友；讲给对象听，对象脸上不显，心里估计也觉得烦，也许内心在吐槽：每天上班都够累了，下班后还要听这些絮絮叨叨负面情绪😢毕竟两年前他毕业时集成电路还算火爆，当时找工作顺利无比，对我现在状况也不会感同身受…（其他APP都有认识的同学，只能发在牛客上了）现在就是不想面试不想笔试，因为心里觉得笔试完面试完还是会挂…

45min左右？同芯的面试偏向于实战，会问一些实际遇到的问题。 问了下设计相关的项目以及risc-v。 cdc相关的一些基础知识，cdc解决了什么电路问题，asic/fpga中什么时候会遇到cdc问题。验证人员一般什么时候会遇到cdc问题但检查不出来？我回答是前仿有时候可能遇不到cdc问题，因为没skew，时钟树生成或者dc的rc model生成一个netlist做后仿的时候可能才会遇到cdc问题。 axi4相关的一些八股。 毛刺产生的原因，验证人员什么时候会遇到毛刺，怎么解决。 uvm各个组件的作用，以及如何进行通信。uvm_test和uvm env区别之类的，具体问题忘了。 最后主管介绍了...