module change_glitch_free(input      clk1 ,input      clk0 ,input       sel          ,input       rstn  ,output     outclk     );//倍数关系reg          out1;reg          out0;always@(negedge clk1 or negedge rstn)begin       if(!rstn)begin              out1 <= 0;       end       else begin            ...