时间线：8.12投递 8.26一面 9.6二面====================================================================一面面试官人不错，聊了接近一个小时，前期因为投递时的版本过于旧就开了屏幕共享，把我本地的简历共享给面试官。1、先介绍自己2、每个项目挨着过3、AXI vip的用法4、UVM环境是怎么搭建的5、AXI五个通道的握手6、check机制是怎么做的？7、介绍vitual sequence 与sequencer8、反问最后面试官让我给简历重新发一份给hr，第二天hr联系我要新简历~期待有后续~====================================================================二面后续来了~~~面了25分钟，被拷打了23分钟，人已经懵了~~~~~~~~~1、IC 验证的flow，达到什么要求就认为可以sign off了2、uvm启动的方式有哪些3、`uvm_do宏的具体用法4、项目测试点怎么拆分的5、从env里边开始是怎么进行数据传递的6、将sequencer与driver链接起来的函数7、constant函数的用法在什么地方用怎么用8、coverage是如何收集的？9、你的UVM里边的组件有哪些？10、介绍一下生活中团队协作的例子11、反问总结：大g特g

岗位：数字IC设计进展：0801投递 0803笔试 0905一面 0911约面试 0918二面（一面）技术面：全程33分钟，流程如下：（1）自我介绍（2）项目介绍，对项目进行提问。问：从0计数到300（299）然后清零，综合之后的电路图是什么样子的？问时序约束有哪些命令？（3）反问：工作内容，培养模式；总结：感觉像KPI，不是很感兴趣。0912更新：0911发了一次面试邀约，但邮件写的是我已通过笔试，现邀请你进行一次面试？？？？？我不已经一面了吗？这是二面？？

一轮技术面1.介绍项目2.如果使用ahb访问地址访问不通会怎么样3.phase机制4.约束会在哪里用到5.验证流程6.断言补充，8.27二轮技术面，比一面难很多，目前在等结果。9.4hr面了，过段时间出结果。

1. 自我介绍 2. 项目介绍，追问问题 3. 异步FIFO怎么设计的？ 4. FIFO最小深度怎么求？ 5. 多Bit跨时钟域传输有哪些方式？ 6. 使用DSP和LUT/FF有什么区别？ 7. 时序分析和优化怎么做的？ 8. 使用什么EDA工具？ 9. 跨时钟电路分析，哪里有问题，怎么改？ 10. 代码题：同步fifo控制器 11. 平时是怎么学习数字IC的？ 12. 对于加班的看法 13. 对华为文化的看法 14. 反问环节