输出为reg 你这改了就不符合题意了,加一个中间变量就好了 wire q_t; always @(q_t)begin q = q_t; end
4

相关推荐

冷艳的小师弟在看机会:jd测评乱点直接被挂了,哭死~
点赞 评论 收藏
分享
牛客网
牛客企业服务