一、功能介绍

1. 时钟生成

• 生成不同频率的时钟：Clocking Wizard 可以根据输入时钟信号，生成一个或多个不同频率的输出时钟信号。
• 支持多种时钟类型：包括系统时钟、参考时钟、高速时钟等。

2. 时钟管理

• 时钟分频和倍频：通过配置分频器（Divider）和锁相环（PLL）或混合模式时钟管理器（MMCM），实现时钟频率的灵活调整。
• 相位调整：支持对输出时钟的相位进行精确控制。
• 时钟去抖：提供时钟稳定性，减少抖动。

3. 简化设计流程

• 图形化配置界面：Clocking Wizard 提供了一个直观的图形化界面，用户可以通过简单的配置生成所需的时钟结构，无需手动编写复杂的时钟管理代码。
• 自动生成代码：配置完成后，Clocking Wizard 会自动生成相应的 HDL 代码（如 Verilog 或 VHDL），方便集成到设计中。

4. 资源优化

• 高效利用时钟资源：Clocking Wizard 可以自动优化时钟资源的使用，确保设计中的时钟网络高效且可靠。
• 减少设计错误：通过自动化的时钟配置，减少手动设计时钟网络时可能引入的错误。

5. 支持多种应用场景

• 多时钟域设计：在复杂的 FPGA 设计中，通常需要多个时钟域。Clocking Wizard 可以生成多个独立的时钟信号，满足多时钟域的需求。
• 高性能设计：对于需要高精度时钟的设计（如高速通信、视频处理等），Clocking Wizard 可以提供低抖动、高稳定性的时钟信号。

二、使用介绍-图示

1.IP核搜寻方式

2.输入时钟设置

3.输出时钟设置

剩余部分按系统自动计算的结果，默认即可。

4.IP核生成

运行并行数量用来调整电脑运算资源的，根据实际电脑配置选吧，不会调就默认。

5.例化模板调用