题解 | #使用子模块实现三输入数的大小比较#

`timescale 1ns/1ns
module main_mod(
	input clk,
	input rst_n,
	input [7:0]a,
	input [7:0]b,
	input [7:0]c,
	
	output [7:0]d
);
wire [7:0] x,y;
sub_mod sub_mod_u0(
	 .clk(clk),
	 .rst_n(rst_n),
	 .a(a),
	 .b(b),	

	.d(x)
);
sub_mod sub_mod_u1(
	 .clk(clk),
	 .rst_n(rst_n),
	 .a(a),
	 .b(c),	

	.d(y)
);

sub_mod sub_mod_u2(
	 .clk(clk),
	 .rst_n(rst_n),
	 .a(x),
	 .b(y),	

	.d(d)
);
endmodule


module sub_mod(
	input clk,
	input rst_n,
	input [7:0]a,
	input [7:0]b,	

	output reg [7:0]d
);
always@(posedge clk , negedge rst_n)begin
	if(!rst_n)
		d <= 0;
	else if(a > b)
		d <= b;
	else
		d <= a;

end

endmodule