题解 | #优先编码器电路①#

优先编码器电路①

https://www.nowcoder.com/practice/0594ed5303ad48a19aed90bc48839d00

`timescale 1ns/1ns

module encoder_0(
   input      [8:0]         I_n   ,
   
   output reg [3:0]         Y_n   
);
always@(*)begin
    case(1'b0)
    I_n[8]:Y_n=4'b0110;
    I_n[7]:Y_n=4'b0111;
    I_n[6]:Y_n=4'b1000;
    I_n[5]:Y_n=4'b1001;
    I_n[4]:Y_n=4'b1010;
    I_n[3]:Y_n=4'b1011;
    I_n[2]:Y_n=4'b1100;
    I_n[1]:Y_n=4'b1101;
    I_n[0]:Y_n=4'b1110;
    default:Y_n = 4'b1111;
    endcase
end
endmodule

#刷题##verilog刷题记录#
全部评论

相关推荐

不愿透露姓名的神秘牛友
07-07 13:15
点赞 评论 收藏
分享
Lorn的意义:你这种岗位在中国现在要么牛马天天加班,要么关系户进去好吃好喝,8年时间,真的天翻地覆了,对于资本来说你就说一头体力更好的牛马,哎,退伍没有包分配你真的亏了。
点赞 评论 收藏
分享
06-07 17:17
嘉兴学院 教师
心爱的idea:你孩
点赞 评论 收藏
分享
榕城小榕树:1200单休,我去干点啥别的不好
点赞 评论 收藏
分享
评论
2
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务