题解 | #优先编码器电路①#

优先编码器电路①

https://www.nowcoder.com/practice/0594ed5303ad48a19aed90bc48839d00

`timescale 1ns/1ns

module encoder_0(
   input      [8:0]         I_n   ,
   
   output reg [3:0]         Y_n   
);
always@(*)begin
    case(1'b0)
    I_n[8]:Y_n=4'b0110;
    I_n[7]:Y_n=4'b0111;
    I_n[6]:Y_n=4'b1000;
    I_n[5]:Y_n=4'b1001;
    I_n[4]:Y_n=4'b1010;
    I_n[3]:Y_n=4'b1011;
    I_n[2]:Y_n=4'b1100;
    I_n[1]:Y_n=4'b1101;
    I_n[0]:Y_n=4'b1110;
    default:Y_n = 4'b1111;
    endcase
end
endmodule

#刷题##verilog刷题记录#
全部评论

相关推荐

不愿透露姓名的神秘牛友
07-03 17:37
点赞 评论 收藏
分享
06-07 19:59
门头沟学院 C++
补药卡我啊😭:都快15年前的了还在11新特性
你的简历改到第几版了
点赞 评论 收藏
分享
兄弟们,实习都是在接各种api,该怎么包装简历
仁者伍敌:感觉我自己做小项目也是各种api啊,我要怎么包装简历
点赞 评论 收藏
分享
评论
2
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务