题解 | #无占空比要去的奇数分频#

`timescale 1ns/1ns

module odd_div (    
    input     wire rst ,
    input     wire clk_in,
    output    wire clk_out5
);
//*************code***********//
reg [2:0] cntn,cntp;
reg clkp,clkn;
assign clk_out5=clkn | clkp;
always@(posedge clk_in or negedge rst)begin
    if(!rst)begin
        cntn<=0;
        clkn<=0;
    end
    else if(cntn==0)begin
        clkn<=1;
        cntn<=cntn+1;
    end
    else if(cntn==2)begin
        cntn<=cntn+1;
        clkn<=0;
    end
    else if(cntn==4)begin
        cntn<=0;
        clkn<=clkn;
    end
    else begin
        cntn<=cntn+1;
        clkn<=clkn;
    end
end
always@(negedge clk_in or negedge rst)begin
    if(!rst)begin
        cntp<=0;
        clkp<=0;
    end
    else if(cntp==1)begin
        cntp<=cntp+1;
        clkp<=~clkp;
    end
    else if(cntp==3)begin
        cntp<=cntp+1;
        clkp<=~clkp;
    end
    else if(cntp==4)begin
        cntp<=0;
        clkp<=clkp;
    end
    else begin
        cntp<=cntp;
        clkp<=clkp;
    end
end

//*************code***********//
endmodule

这道题说是无占空比，实际上根据给的时序，要做到一个占空比50%，并且周期有点异常

需要根据时序构造一个特殊的五分频电路，写法和正常的五分频电路基本一致：构造两个5周期，占空比60%的信号相或（写真值表找逻辑表达式方法也可以）