带隙基准

1.引言

先看VA这一点，应该是负温度系数，斜率为-1.8mV/C，同时常温27℃下736mV，

VA-VB是正温度系数，斜率为176uV/C,常温下电压值为55mV,如果我们将正温度系数的电压扩大一个系数1.8/0.176=10.23，再与负温度相加，理论上正负就抵消了，得到了一个想要的带隙基准电压，并且可以计算一下这个电压在常温下的值约为55mV*10.23+736mV=1299mV

在testbench中用一个vcvs实现扩大倍数并相加的功能，DC扫描得到VREF的温度特性，可以看到基本实现了零温度系数的目标。其中Vref在整个温度变化范围内的偏差为2.9mV，换算成ppm为14.6ppm，并不是一个非常好的值，但是这个结果除了三极管以外其他的元器件都已经是理想的电路了，因此可以认为这个工艺如果只考虑一阶温度系数补偿的话只能做到这个值了，之后我们在实际设计电路的时候就可以参照这个值作为设计的目标。

2.带隙基准电路

假设I1=I2并且nm1和nm2尺寸相同，则VA=VA`，I2=(VA-VB)/R1，通过pmos电流镜拷贝到I3,VREF=R2*(VA-VB)/R1+VC，控制电阻的比值，就可以得到一个基准电压。假设每个支路的电流为10uA，过驱动电压为0.2V，先计算mn1和mn2，根据以下平方律公式：

0.5*400*(W/L)n*0.2*0.2=10，计算得到（W/L)n=1.25/1。

再计算mp1/mp2/mp3，0.5*65*（W/L)p*0.2*0.2=10，计算得到(W/L)p=7.8/1。

计算电阻R1，上一篇看到过VA-VB在常温下为54mV，要求I2=10uA，根据I2=(VA-VB)/R1求得R1=5.4k。计算电阻R2=R1*10.25=55.35k

初版VREF的温度曲线来看是失败的基准，因为电压随温度变化过大，来分析一下原因，PMOS电流镜的VDS不相等(Vbn>Vbp)，导致VA≠VA`，那么为了消除这个系统误差，我们的可以提高Vbp同时降低Vbn，使pmos电流镜漏端电压尽量相等。因为nmos的Vov=Vbn，pmos的Vov=VDD-Vbp，为实现这个目标，需要降低nmos和pmos的过驱动电压。这里从0.2V降低到0.1V，这里不用重新计算，简单的数学关系是这样的，过驱动电压减小一半，宽长比扩大到原先的四倍。同时为了减小沟道调制效应的影响，我们增大pmos和nmos的L到2um，DC扫描温度，得到VREF的温度曲线

温度系数仍然没有得到很好的改善，这就说明增大宽长对VA=VA’这个条件的改善仍然非常有限，需要其他办法。首先是有一种，观察发现图5温度曲线是正温度，说明正温度的系数太大了，可以手动调节R2，多次仿真之后就可以凑出一个值。

当然，这样硬凑就有点spice monkey了，那就这样，VA=VA’不是实现不了了嘛，没事，那就不相等吧。需要运放实现深度负反馈从而使VA=VA`，我们直接计算VA’-VB的温度系数（通过之前的仿真），得到该正温度系数为192uV/deg，然后测量VC点的温度系数，为-1.7mV/deg。因此求得正温度系数的增益应该为8.85，于是得到R2=47.79K。

不管通过哪种方法最后扫描VREF的温度曲线