自偏置结构的电流源
自偏置结构的电流源，不随VDD变化，用输出的电流反过来再作为输入的参考电流，从而输出是恒定电流，作为参考的输入也是恒定电流，VA=VB，因此VA和VB节点是等效的，将他俩直接相连时不会影响电路工作的。
如果要设计10uA电流，中间电压设计为0.9V,VDD=1.8V
已知该工艺MOS阈值电压和迁移率，就能根据电流平方律公式得到管子的宽长比。
2.退化电阻确定电流的电流源
假设要设计10uA的电流源，VDD=1.8v，先计算上方两个PMOS的宽长，仍选定过驱动电压为0.2V,计算得PMOS的宽长比为7.6，再来设计mn1，同样选择过驱动电压为0.2V,求得mn1的宽长比为4.8，再来看mn0，由于这个电路的电流为(vgs1-vgs0)/R,因此mn0的宽长比应大于mn1才能得到vgs1>vgs0，这里设计为mn1的4倍。两个NMOS的宽长决定之后就可以计算电阻上的压降
因此电阻上的压降为0.1V,由于想要的电流为10uA，于是R=10k。
首先关注黑色字体的结果，发现仿真得到的电流值为7.4uA，小于设计值10uA了，这里主要由两个原因，第一是设计时没有考虑沟道长度调制效应，其二是mn0的衬偏效应。
为了得到10uA的电流，这里我们调整电阻值，将电阻从10k减小到8k，再一次仿真结果如红色字体所示，到这里基本满足了设计提出的需求。
该结构构成一个闭环，可以分析他是一个增益小于1的正反馈环路。
3.电流源启动电路
这个电路有简并点的问题，假设初始状态下，VP的电压为VDD，VN点电压为0，那么整个电路都没有办法导通，于是这个电路就会永远停留在这个无法开启的阶段，通过仿真来验证一下。我们需要在ADEL里面设置initial condition（simulation->Convergence Aids->Initial Condition），设置PMOS的GATE为VDD，NMOS的GATE为0，仿真结果如上图。可以看到当P管和n管同时不导通时，流过电阻的电流为pA级，该电路也就无法正常启动了，因此我们需要某个模块可以将VP往下拉，同时将VN往上抬，起到避开简并点的作用。该启动电路原理如下，假设当前电路处于无法开启的简并点，VP为高，VN为低，mn3导通，将VP往下拉，并且抬高VN，之后p管和n管均开启，电路离开简并状态，开始走向电阻值设立的静态工作点。当建立完成后，启动用的NMOS管关断，不影响电路的正常的工作状态。
开始仿真之前先确定MN3的尺寸，在启动阶段要下拉电流，因此mn3会与启动速度有关，另外版图上下面已经有一排NMOS了，因此mn3可以选择一样的宽度，这样mn3可以和这些NMOS放在同一排，最后再选mn3的L，希望有较小的漏电流，因此避开最小尺寸，L=1u
瞬态仿真该电路的输出电流
最后来讲一下该启动电路的问题，假设VDD很低，低到NMOS无法开启，那么该启动电路无法正常启动，另外，假设VDD很高，高到正常工作时无法将MN3关断，那么该电路的正常工作状态将会被启动电路破坏。
