题解 | #五到一选择器#

`timescale 1ns/1ns

module top_module( 
    input [3:0] a, b, c, d, e, 
    input [2:0] sel,
    output reg [3:0] out );
    always @(*) begin
        if(sel==3'd0)
        begin
            out=a;
        end
        else if (sel==3'd1)
        begin
            out=b;
        end
        else if (sel==3'd2)
        begin
            out=c;
        end
        else if (sel==3'd3)
        begin
            out=d;
        end
        else if (sel==3'd4)
        begin
            out=e;
        end
    end


endmodule

此题考查if的使用，也可以使用case更为简洁，使用always不能用assign