`timescale 1ns/1ns module top_module( output one//注意模块的端口列表里面用逗号隔开多个信号,最后一个信号后面不能加分号! ); assign one = 1; endmodule
相关推荐