题解 | #并串转换#

并串转换

https://www.nowcoder.com/practice/296e1060c1734cf0a450ea58dd09d36c

`timescale 1ns/1ns
module huawei5(
	input wire clk  ,
	input wire rst  ,
	input wire [3:0]d ,
	output wire valid_in ,
	output wire dout
	);

//*************code***********//
    reg [3:0]q;
	reg [1:0]cnt;
	reg rst_n;
	assign dout=q[3];
	assign valid_in=(cnt==0&rst_n==1)?1:0;
	
	always@(posedge clk or negedge rst )begin
	if(!rst)
	rst_n<=0;
	else 
	rst_n<=1;end

	always@(posedge clk or negedge rst)
	if(!rst)
	cnt<=0;
	else 
	cnt<=cnt+1;

	always@(posedge clk or negedge rst)
	if(!rst)
	q<=d;
	else if(cnt==3)
	q<=d;
	else
	q<={q[2:0],q[3]};

//*************code***********//

endmodule

全部评论

相关推荐

07-15 16:52
已编辑
门头沟学院 Java
周五投的,流程今天结束
投递地平线等公司9个岗位
点赞 评论 收藏
分享
06-13 10:15
门头沟学院 Java
想去夏威夷的大西瓜在...:我也是27届,但是我现在研一下了啥项目都没有呀咋办,哎,简历不知道咋写
点赞 评论 收藏
分享
06-02 15:53
阳光学院 Java
点赞 评论 收藏
分享
07-15 18:09
门头沟学院 Java
点赞 评论 收藏
分享
评论
1
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务