题解 | #优先编码器电路①#

`timescale 1ns/1ns

module encoder_0(
   input      [8:0]         I_n   ,
   
   output reg [3:0]         Y_n   
);

always@(*)begin
casez(I_n)
9'b1_11111111: Y_n = 4'b1111;
9'b0_??????? : Y_n = 4'b0110;
9'b10_??????? : Y_n = 4'b0111;
9'b110_?????? : Y_n = 4'b1000;
9'b1110_????? : Y_n = 4'b1001;
9'b11110_???? : Y_n = 4'b1010;//
9'b111110_??? : Y_n = 4'b1011;
9'b1111110_?? : Y_n = 4'b1100;
9'b1111_1110? : Y_n = 4'b1101;
9'b1111_11110 : Y_n = 4'b1110;
default : Y_n = 4'b0000;
endcase
end
//always@(*)begin
//casez(I_n)
//9'b000000000: Y_n = 4'b0000;
//9'b1_???????? : Y_n = 4'b1001;
//9'b01_??????? : Y_n = 4'b1000;
//9'b001_?????? : Y_n = 4'b0111;
//9'b0001_????? : Y_n = 4'b0110;
//9'b00001_???? : Y_n = 4'b0101;//
//9'b000001_??? : Y_n = 4'b0100;
//9'b0000001_?? : Y_n = 4'b0011;
//9'b00000001_? : Y_n = 4'b0010;
//9'b0000_00001 : Y_n = 4'b0001;
//default : Y_n = 4'b0000;
//endcase
//end

endmodule