case家的unique和priority

关键字unique位于case之前，就是表明设计的意图就是要求所有的选择分支都是互斥的。使用unique后，case选择分支出现的顺序将不是最重要的，所有的选择分支优先级相同，即将会同时被解析。并且使用unique后，选择分支必须唯一，软件在解析unique case结构时，会检查所有的选择分支是否互斥，如果不互斥，在仿真运行时会产生warning。此时当case表达式被解析时，选择分支只能有一个分支与之匹配。

【示例】 

示例中，当有多个选择分支匹配时，此时工具会给出warning消息。并且从结果也可以看出此时将会匹配第一个匹配的选择分支执行。示例中是有多个分支选择同时成立，那么如果case表达式中出现了选择分支中没有匹配的选项时，结果又会如何运行呢？

【示例】

示例中，当选择分支没有和case表达式匹配的选项时，此时输出将保持上一次匹配时的输出值，与此同时，工具会给出warning消息，提示此时出现了不匹配情况。

从上述示例可以看出来，使用unique时，当出现以下两种情况时，将会给出warning信息：

• 1 多个分支表达式与case表达式匹配，此时会执行第一次分支匹配；

• 2 所有的分支表达式不能与case表达式匹配，此时会输出上一次匹配时的输出；

所以，如果在代码中使用unique，我们必须对log文件进行检查。SystemVerilog2012版本之后又增加unique0，此时当出现所有的分支表达式不能与case表达式匹配，此时不会产生任何warning，输出保持上一次匹配时的输出。

【示例】 

通过示例仿真结果可以看出，使用unique0后，当分支表达式与case表达式不匹配时并不会产生warning，但是当同时存在多个匹配项时，仍会产生warning。

2 priority case

priority表示设计者认为分支表达式中至少存在一个与case表达式匹配，并且当有多个分支匹配时，这些分支出现的顺序很重要。

格式如下：

当分支表达式与case表达式不匹配时，此时使用priority与unique类似，会产生对应的warning消息，仿真结果也会保持上一次匹配的结果。

【示例】

示例中，当存在多个分支匹配项时，仅有第一次匹配执行，并且此时仿真工具不会产生任何warning消息，因为此时工具认为设计的意图就是执行第一次匹配的分支。

综上示例，我们可以得到下表；

在SystemVerilog中引入这些关键字，主要是向工具表达设计的意图，指导EDA工具按照设计的意图对代码进行综合处理。

这里需要注意，unique和priority不仅可以用于case结构，也可以用于if...else...结构，但是用于if...else...结构时，unique和prioirty必须出现在第一个分支的if关键字前即可。”