【006】数字IC笔面试常见题

1. 静态功耗和动态功耗的组成；公式；

2. 针对上述两种功耗，怎么进行低功耗设计；

• latch由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持输出状态。DFF由时钟沿触发，同步控制。

•  latch容易产生毛刺（glitch），DFF则不易产生毛刺。

• 如果使用门电路来搭建latch和DFF，则latch消耗的门资源比DFF要少，这是latch比DFF优越的地方。所以，在ASIC中使用 latch的集成度比DFF高，但在FPGA中正好相反，因为FPGA中没有标准的latch单元，但有DFF单元，一个latch需要多个单元才能实现。

• latch将静态时序分析变得极为复杂。

使用FPGA进行原型验证，主要是基于以下几个原因，一是FPGA是实物，使用的信号，产生的信号都是实际信号，是可测的。二是使用FPGA进行验证，验证速率明显快于eda仿真。但是存在规模小，速度上不去，功耗大等缺点。FPGA已经被用于验证相对成熟的RTL，因为它们可以代表一个近乎精确的以高速运行的设计的复制品。可以跑软件，这样可以加快软件开发。