【经验分享】【面经】FPGA背景求职IC的秋招经历

秋招当中，大佬众多，今天约稿了一位背景为FPGA的同学，看似看看他又有哪些经验和大家分享，本文主要分为三大部分。

1.背景和经验介绍
2.问答环节
3.面经

本科双非微电子专业，研究生读的211（但是非全，不过也是非定向统招考上来的），研究生专业是电子与通信工程。

研究方向：FPGA开发

本科入学的时候不太明白什么是微电子，那个时候专业都是家里人选的，说是好找工作，但是入学之后发现学的很杂，啥都学，啥都不通，那个时候其实上过fpga的课，但是是选修，没咋认真学。

研究生入学以后，专业是电子通信工程，分的方向是数字信号处理，没想到最后会做IC设计，其实研究生阶段一直用的赛灵思的fpga做的开发。

我觉得比较好的地方是，实习的公司就是老师开的，所以很早就开始接触，然后有师兄带我，上手比较快，做的产品基本上也都交付了，不太好的就是其实我没有芯片设计开发方面的经验。

秋招过程：

说起我的秋招，简直一个傻x的全面概括。我很早就开始着手秋招了，iu月份华为就开始让我投简历，但是那个时候由于项目忙没来得及做简历所以推了许多家投递，腾出手来的时候已经六月底了，开始投的第一家，做的第一份简历。

总结：

秋招前期的时候，很多东西不懂，也不知道简历该怎么做，改过很多次，项目介绍的话写的可以细致一点，但是一定要是自己做的好好写，没做的可以提一下，不然会被抓着问，我是做FPGA的，没有流片经验，秋招面的就是普通的公司，大佬别踩我。

问答环节：

问:你觉得非全的学历给你的求职路上有没有带来一些阻碍，具体有那些？

答：我觉得可能出现的阻碍是企业不认可学历，但是除了上海HX，没有遇到过歧视非全的，但是有一些公司把我简历直接筛掉了，所以我不知道是否有这方面原因

问：你觉得FPGA的同学去转行数字IC需要有那些准备？

答：fpga更多需要考虑的是功能的实现，在代码方面生成比特不会出现时序错误即可，但是IC设计可能需要考虑静态时序分析，以及做一些验证方面的处理，但是其实挺像的，我觉得最重要的是你的编写代码以及设计思路

问：你的秋招当中有没有一些后悔没有提前准备的地方，详细讲讲？

答：可能让我比较后悔的就是简历的问题，一定要好好设计你的简历，很多情况下都会让你有进入面试的机会；项目介绍一定要写自己会的，不会的一笔带过就可以了，不然面试人家看着你的简历问你，你不会就很尴尬；然后就是不会的地方可以直说自己不太了解，可以去学习，这也是我一开始不懂的地方；还有就是简历可以多投递，开始的时候可以投递一些小型公司，涨经验以及帮助你修改简历，后期面试大公司你就会从容许多；不要着急签约，但是如果你真的很喜欢，很想去的话，可以签约，但是签约之后就好好学习，无论是论文还是技术，不要想着再去面试什么的

面经部分

1.上海星思半导体

投递岗位是RTL基带开发，简历过，笔试被刷。我当时不能理解，和我一起做的同学笔试基本上一样，他面了我挂了，良久之后我才明白，简历不行，其实是简历复筛没过。

2.合肥联发科技

第一天做的笔试，第二天发的面试邀请，第三天面试，一面后一直没消息，估计是没了，就没再等。

一面：三个面试官，一个hr，两个技术面，那个时候还没有面试过，所以经验不足，被一顿怼完就没消息了。面试内容如下：

自我介绍
项目介绍（项目经历稍微多一点，所以就挑了一个最熟悉的项目问了），问了项目的整体框架，自己做了那一部分，遇到什么困难
异步422接口和LVDS接口
跨时钟域处理
异步复位和同步复位
慢时钟域到快时钟域/快到慢
手撕代码：异步复位，同步释放
本科和研究生学过哪些课程，参加过哪些比赛，有无获奖？

3.西安诺瓦科技

一面：面试内容如下
自我介绍
简要介绍项目
找一个最熟悉的项目，介绍项目的整体框架
数据流的走向经过哪些模块，做了什么处理，从硬件到软件内部
跨时钟域，异步FIFO，lvds接口
简单介绍了他们公司做的产品
最后收到了感谢信。

4.中兴微电子+有线+模拟IC

这个写的不止一个部门，他们面试什么的还是简单一点的（个人感觉）。
电话面试：两个人面
自我介绍加项目介绍
异步422接口，lvds接口，异步FIFO，
跨时钟域
通信算法：扩频算法，QPSK调制解调
Ldpc编码，不是自己做的，直接说了不太会
因为是电话面试没有手撕代码
还问了一些串口协议，包括uart,lvds在校情况，学习以及获奖，还问了有没有女朋友；后来就给发了，但是由于简历被一个部门锁住了，所以一直没发正式offer。

5.杭州联芸科技

一面：
自我介绍
项目介绍
从做的第一个项目开始问，写到简历的东西基本上都会问，问了项目框架，做了哪些模块，分别实现了什么功能，代码量有多少
第二个项目，和第一个一样，专门问了RAM存储器和QPSK调制
第三个项目，问了异步422接口、lvds接口，扩频调制解调和QPSK调制解调
然后就通知等待二面。

二面：
自我介绍
项目简要介绍
问了代码量
调试遇到什么问题，如何解决
学校情况，比赛什么的
说了是否愿意调岗，因为看我做过算法，所以问能不能去基带算法岗位，表达了意愿，没有后续，最终感谢信。

6.苏州瑞晟

一面：

自我介绍
项目介绍
Lvds接口相关知识
图像处理相关知识（只会一点点，所以基本上被动了解）
FIFO的处理相关，包括一些深度计算，空满标志
产品介绍
结果无后续。
PS：瑞晟的话给我发的面试岗位是软件开发岗位，面试一开始自我介绍完了我就咨询了面试官主要做的是什么，因为我是做fpga的，所以如果是纯软件开发，没必要面试，浪费大家的时间。

7.小米（上海）

一面：

自我介绍
项目简要介绍
数字IC开发流程
时序分析
异步FIFO
跨时钟域方法（快到慢，慢到快）
分析数字电路
手撕了代码（序列检测器，这个我一开始的思路是用状态机，他问了我，然后说有没有其他方法，我没想到，他提醒我可以用移位寄存器的方式，但是最后还是用了状态机写了，并且没有用三段式）

8.华为无线网络产品线（上海）

一面技术面：

自我介绍
做了一套题
分析了这套题
项目简要介绍
聊了聊学校的情况什么的

二面技术面：
自我介绍
做了一套题（类似于第一套，但是不同的地方多了一些时序分析，功耗分析的题）
分析题目
深入的聊了项目的情况
跨时钟域的握手控制
RAM/FIFO存储器

三面主管面：
自我介绍
项目介绍
聊了项目里用的调制解调算法
问了问比赛情况
能不能接受加班
简单介绍了一下做的什么产品等

三轮都通过了，等结果

很长时间后和我说排序不是很靠前，让我做别的选择，但是另一个华为的部门找我，问我愿不愿意去，但是那个时候其实心里已经有想去的公司，所以拒了（给的14级，25k）。

9.上海航天八院802研究所

一面：大概聊了聊项目，因为之前项目有和他们合作过，所以简单聊了聊就和hr聊了，给的工资待遇什么的都还行，虽然在上海，但是感觉发展前景不是很好，所以就没签

10.易冲半导体（上海）

一面（电话面试）：
自我介绍
项目简要介绍
异步FIFO
跨时钟域
同步接口/异步接口
扩频算法/QPSK算法
手撕代码（三段式状态机写序列检测器）

二面：
自我介绍
项目介绍
算法/FIFO/ram/跨时钟域
更加细致的聊了聊项目
数字IC设计开发流程
Fpga资源利用率
时序分析，有没有遇到过时钟问题
芯片内部知识
FPGA底层

公司产品简介