研究生导师是路桑，找工作是一种什么样的体验？

一直想让竹兄给大家写一个经验分享，今天终于约到了稿子，作为路桑的学生，有一些独特的经历和经验分享给大家，本文分为两大部分，第一部分为经验分享，问答，第二部分为竹秋一的秋招面经

问

研究生导师是路桑，找工作是种什么样的体验？

答

有的面试官会问导师是谁，我说是路桑，他们有的会嗷～一下，有的说和他认识，有的会和我细聊在路科实习的日常
找工作就……没有体会到其他人说的那种卷的感觉。感觉一切都很顺利。

教育背景：

本科双非微电子专业，研究生读的211，

研究方向：

数字IC验证。

本科刚入学的时候对微电子集成电路的东西没什么概念（因为高考分数不够被调剂，一志愿是计算机），但是学着学着发现……还是学不懂。一直到大三才慢慢了解IC是个啥东西，有兴趣之后决定考研深造（更好找工作）。

研究生入学后本想往数字IC设计方向发展，但从选修了路桑老师的SV验证课程后（路桑老师在我学校授课），了解到了以后工作中的IC验证岗位，便对验证有了很大的兴趣，加上被路桑的人格魅力吸引，所以打算找实习的时候就跟着他学验证了。

ps：我这个专业研二后有两种选择：跟着校内导师去实验室或者找个公司实习，我选择了后者。

加入了路桑的办公室后，路桑就是我的研究生导师啦。先是学了v2课程，后面被师父（路桑）带着做了一个虚拟项目，便跟着实习的公司做他们的实际项目了。

秋招过程：

由于在公司实习，所以简历上的项目经历比较丰富，简历筛选没有被刷过。后来秋招前期海投，不断地积攒笔试面试经验，秋招后期精准的定位了自己想去的几个大厂，然后就干。顺利拿到了一些大厂的offer后，最终选了一个离家近的、薪资也还不错的公司。

个人经验：

我个人觉得面试官比较喜欢有真实的项目经验和实习经历的学生，不管是设计还是验证。所以有机会一定要找渠道抽时间去完善一下这些经历，比如假期找公司实习（看命，我了解有的导师不放）或者网上做一些开源项目。

秋招之前有一些公司会开放实习岗位，我的建议是去试一试，拿不到offer就当攒经验，拿到offer更好，直接去公司实践一下。如果导师不放也没关系，拿到实习offer在秋招中再投这家公司时帮助很大，比如某鑫会免笔试面试，某哥会安排直通最终面。

可以加一些IC技术讨论群，科研累了摸鱼的时候看一看大家讨论了什么问题，有没有群友解决，看到就是赚，你又学了一个新知识。同样的，提前加一些师兄师姐的秋招群，一方面可以了解他们在笔试面试中都遇到什么问题，怎样回答比较好，另一方面可以通过他们的讨论了解到哪些公司比较坑，哪些公司养鱼，哪些公司诚意足，这对第二年自己的秋招有一个参考。

平头哥

一面

自我介绍
验证环境结构
完整的验证流程
AMBA总线细节：AXI有哪些信号，AHB有哪些信号，resp为error时ready保持几拍
Reference mode怎么写
功能覆盖率怎么定义（手撕代码），采样的信号从哪里来
Interface怎么写
Sequence怎么挂载到sequencer上，激励怎么发出来
（简历）DMA的验证里，功能点有哪些
模块级和系统级验证的关注点有什么不一样
了解cache吗
（简历）HVP是什么东西
UVM各个phase了解吗
Interface怎么传递到环境里
两个task怎么并行执行
会不会python

二面

本科和研究生学过哪些课程，有什么样的经历。
使用PMOS和NMOS实现一个NAND，写出真值表，再用NAND实现一个XOR，只能用NAND。
Veriog阻塞和非阻塞赋值。以下两段代码综合出来的电路有什么不同。
图片
用veriog实现：一个1bit输入a，一个1bit输出b，当a为x态时，b为1，否则为0。如果a为2bit，a[0]和a[1]只要有一位是x态，b为1，再写一遍veriog。
给一个DUT，怎么搭环境，环境里有哪些元素。覆盖率模型里面应该包括哪些？Scoreboard怎么比较数据？如果数据乱序应该怎么比较？
黑盒验证有什么缺点？如果采用黑盒验证，测试全部通过，但是设计里的状态机出错（卡在某一状态、没有正确退回初始态等），应该怎么解决？
给一个实际案例，有一个DUT按一种编码规则输入32bit数据，输出1bit判断输入是否符合编码规则，符合输出1，不符合输出0。请搭建一个验证环境，详细描述环境的构成、逻辑、激励、覆盖率等。在回归测试阶段，如何保证该设计100%正确？
三面（HR面）

乐鑫

一面

自我介绍
（简历）VIP怎么写
用veriog写一个I2C接口的pad
验证流程
验证环境怎么搭
写一个driver cass基本的结构，手撕代码
`uvm_component_utis有什么用
`ifndef，`define，`endif有什么用
UVM中的factory机制有什么好处
有没有用过process
run_phase和main_phase的区别
寄存器模型的方法（write，mirror等）
TLM怎么用
覆盖率分类
（简历）形式验证有哪些，有没有用过formaity

二面（HR面）

三面

自我介绍
讲了讲做的项目
有没有做过复位测试（在模块运行过程中给一个有效复位），设计会怎么样，driver会不会卡死
UVM工厂机制的好处
仿真中如何指定要跑哪个test，是什么原理
uvm_config_db的set优先级，test、env和agent哪个优先级更高
SV写一个寻找1~100以内所有质数的逻辑
SV写一个判断10000以内的数，该数任意一位有6就打印

字节跳动

一面

自我介绍
（简历）简单讲一下PSS和infact工具
（简历）讲一下使用JasperGod工具做过哪些？你认为功能验证和形式验证哪一个更好？
uvm_object和uvm_component的区别
uvm factory有什么用？
有没有使用过set_factory_override函数
（手撕代码）给一个同步FIFO，接口：ck、rstn、data_in、data_out、fu、empty，写一个检查它的scoreboard，具体体现检查逻辑。
声明一个rand int a，可以随机的值有1、4、6、8、12。如何实现每一次随机都是不同的值（之前随机过的不能再出现）。
Veriog中bocking和non-bocking的区别。

DJI大疆创新

一面

自我介绍
讲讲简历上的项目
（简历）自己写的agent里，item如何传递到driver？
如何划分验证功能点
在验证环境中如何模拟一个fifo
其他的因为时间比较长，忘了

二面

自我介绍
讲一讲学校里社团的经历
你认为校外实习的学生和校内实验室科研的学生在就业上有什么优劣和不同
由于公司流程不规范的问题导致部门之间或同事之间存在“中间事”，分析一下怎么解决
本科或研究生阶段有没有遇到很有挫败感的事情，得到的教训是什么
认为在社交或技术方面有没有什么欠缺？讲三个，并讲一下如何弥补

ZEKU（OPPO）

一面

自我介绍
（简历）VIP怎么写，优秀的VIP是什么样的
UVM的TLM通信中，anaysis port应该连接什么，把数据放入的方法是什么，在哪里实现？（anaysis imp）追问imp中实现的方法是function还是task
UVM寄存器模型的后门访问方法有哪些
main_phase和run_phase有什么区别
（简历）使用过哪些形式验证
讲一下SVA中的蕴含操作符
了解AMBA吗？讲一下AXI协议中的“4K边界”是什么
I2C协议和UART协议的区别
（简历）讲讲PSS和Infact
（简历）讲讲环境自动化生成工具的使用，如果有自定义VIP如何加进去
（简历）VO是什么意思？（Verification Object）
模块验证和系统验证有什么区别？验证的关注点在哪

二面

自我介绍
讲一下研究生的实习经历
验证过程中怎么和设计人员沟通，如果设计人员脾气不好你会怎样做
认为自己哪些地方需要提升
认为实习公司的哪些地方需要提升
如何保证验证的完备性
如果领导安排的项目中有自己的知识盲区，你会怎么办
如果工作过程中突然安排了很紧急的事情，你会怎么办

商汤科技

一面

自我介绍
讲讲自己做过的项目
（简历）讲讲在项目里写的agent，自己觉得写的怎么样（复用性）
UVM的工厂机制好在哪里
UVM中发送激励的方式有哪些
仿真如何停止
（简历）了解形式验证吗
大概讲一下AXI协议
了解AXI的乱序访问吗
AXI协议中假设wdata是128bit，写数据时地址以64bit对齐，此时wdata和wstrb怎么给

紫光展锐

一面

自我介绍
问了问简历上的项目，然后根据项目问的比较细，比如怎么搭建的环境、如何保证验证充分没有bug、在做这个项目的过程中有没有遇到什么困难
SVA的三要素是什么
UVM中如何在一个sequence中发送两种不同类型的item
sequencer的仲裁依据
sequence如和改变优先级
AHB协议有哪些信号
AHB发送一个trans最少几个周期
AHB发送incr4时，每根控制信号的值是多少（htrans、hburst）
AHB协议中burst有哪些类型？
AHB协议的wrap操作里，地址边界如何计算

二面

问我是不是掌握了SV和UVM
针对某一个接口开发agent的步骤
AHB和APB的区别
如何保证验证的完备性
职业规划
技术方面和人情世故方面的优缺点
想留在哪个城市，原因是什么，该城市你认可的芯片公司有哪些
期望薪资是多少

兆易创新

一面

自我介绍
介绍简历中的项目里DUT的功能、接口。
DUT接口有哪些信号，协议是什么样子。
sequence里描述的场景如何通过driver发送出来。
monitor将数据交给了谁。
讲一下virtua_sequence和virtua_sequencer的内容和用法。
m_sequencer和p_sequencer之间的关系。
top_seq一般在哪里挂载到virtua_sequencer。
top_seq挂载到virtua_sequencer时，每一个sequence如何找到自己的sequencer。
refmode和scoreboard何如知道需要拿到多少数据。
refmode和scoreboard中使用寄存器模型的坏处是什么。

二面（HR面）