海思巴龙硬件部门了解

想问问各位佬单时钟加减计数器这段代码怎么改啊要求是用Verilog语言设计一个单时钟双向4位计数器（CLK为计数时钟信号，U_D计数方向控制信号，RST_n为电平有效的复位信号，除了以上信号外不得增加其他输入信号，Q为计数输出）；程序烧录之后可以在小脚丫板上通过按键产生输入脉冲，通过数码管显示计数结果。 #视觉/交互/设计百问百答# #Verilog刷题记录# #通信工程# #牛客创作赏金赛#

1  使用中断要注意什么？2  操作系统和裸机开发相比的优劣3  IRQ FIQ是啥4  内存泄漏内存溢出内存碎片5  去开发使用一款外设，具体步骤是啥（芯片手册）6  设计模式有哪些？7  bootloader（u-boot）8  原子操作互斥锁9  IIC10如果要在一个主控上，去读和写一个外设，这么一个流程是什么样的呢？11 volatile

HR会打电话，介绍公司情况，然后询问方便的时间进行面试。最后约了10.10一面，一共是两个面试官一起：1. 自我介绍2. 具体机器学习是做了什么，用的模型底层原理是什么3. 最小二乘法与SVM差异点4. 专业课有没有计算机相关课程5. 冒泡排序、选择排序6. 链表，然后给了一个场景题（有序数字链表要排序，怎么插入，还问怎么优化，这个问题我感觉没办法优化，毕竟没办法二分，不是数组，欢迎讨论）7. 有没有什么办法优化，还提到了什么命中什么的8. 二分法9. 二叉树，dfs流程10. 编程语言用什么多11. new和malloc的区别12. 如何避免内存泄漏13. 指针和引用区别14. 左值和右值引用15. C++的虚函数16. 构造函数可以是虚函数吗，析构函数呢17. 多线程用过吗18. 平时是怎么调试程序的19. 职业是怎么选择的、目前的学生阶段的工作在做什么20. 经典反问就是做自研芯片出来之后，自动驾驶解决方案的整体系统级调试开发，做软件开发，算法部署还有集成等。之后会推进流程，应该还有一面。#秋招##嵌入式##通信硬件人笔面经互助#