求!华为数字芯片面试经验

岗位职责
1、负责数字芯片的详细设计、实现和维护以及综合、形式验证、STA、CRG设计等工作;
2、及时编写各种设计文档和标准化资料,理解并认同公司的开发流程、规范和制度,实现资源、经验共享。
岗位要求
1、微电子、计算机、通信工程、自动化、电磁场等相关专业;
2、符合如下任一条件者优先:
(1)熟悉VHDL/Verilog、SV等数字芯片设计及验证语言,参与过FPGA设计或验证;
(2)具备数字芯片综合(SYN)/时序分析(STA)经验;
(3)了解芯片设计基本知识,如代码规范、工作环境和工具、典型电路(异步、状态机、FIFO、时钟复位、memory、缓存管理等);
(4)接触过多种验证工具,了解一种或多种验证方法,并根据项目的特点制定不同的验证策略、方案,搭建验证环境,完成验证执行和Debug。

华为现场面试,会要求写verilog代码吗?如果要写代码就是一般会考的异步FIFO,状态机这些考试吗?还有问DC/STA这些,CRG的要求是什么?
#华为##面经##校招##嵌入式工程师#
全部评论
会写verilog代码
1 回复 分享
发布于 2019-09-25 11:03
现场会让你写verilog题,或者画一些简单触发器的时序图,还有比如保持时间与建立时间之类的题,海思待遇还是很不错的,楼主加油
3 回复 分享
发布于 2019-09-25 15:47
一面是主要是做题,然后说项目,会一直说到你回答不上来为止。二面三面就是随便聊天了
点赞 回复 分享
发布于 2019-09-25 15:45
我投的终端,主要侧重在代码是吗?后面DC,PT呢?我项目比较多的是FPGA项目。
点赞 回复 分享
发布于 2019-09-25 17:05
在拜读了以上前辈们的经验后,我们首要的就是将他们文章中所提到的一些基础知识融会贯通,我们需要复习的主要的课本有数电,Verilog相关书籍,以下简单列举部分: Verilog语法,时序逻辑组合逻辑,亚稳态概念与如何预防,可综合不可综合,触发器的组成,setup和hold time,毛刺消除,竞争冒险以及如何消除,Fsm(moore,mealy),FIFO(尤其是异步)概念及其最小深度计算,跨时钟域处理信号(打两拍,异步FIFO,握手信号),串并变换,乒乓buffer,流水线(pipeline),奇数偶数小数分频(用一个计数器怎么写?),FPGA的内部结构,时序约束,时序问题处理(setup问题,hold time问题及其工程中的处理方法),静态时序分析,饮料机,边沿检测电路的Verilog实现,如何提高电路的工作频率等等。。。整个秋招中问的比较多的已加粗。这些基本的知识点都要掌握。 这是网上的面试经验,准确吗?
点赞 回复 分享
发布于 2019-09-26 18:01
楼主一天三面结束了
点赞 回复 分享
发布于 2019-09-27 16:52
各位大佬,若若的问一句,通信专业,没学过verilog代码、异步FIFO、状态机、DC/STA这些能投递吗?
点赞 回复 分享
发布于 2019-10-24 17:19

相关推荐

10-25 18:14
门头沟学院 Java
之前数字能源9.27笔试挂了,想转投终端部,求hr捞
aloffer:别终端了,终端炸死了,人多的要死
投递华为等公司10个岗位 >
点赞 评论 收藏
分享
10-31 09:14
已编辑
门头沟学院 C++
国智中心 cam软件开发 12*13-15 双非硕
点赞 评论 收藏
分享
评论
2
54
分享
牛客网
牛客企业服务