题解 | #使用3-8译码器①实现逻辑函数#
使用3-8译码器①实现逻辑函数
http://www.nowcoder.com/practice/be81e76ebade445baca7257aa4eca8f2
简析
思路和用3-8译码器实现全减器是一样的,甚至还要再简单些。使能状态下,,,,译码器的表达式为:
然后,标准化题目要求的逻辑函数:
如果,、、分别接入3-8译码器的、、,则有:
代码
module decoder0(
input A ,
input B ,
input C ,
output wire L
);
wire [7:0] Y;
assign L = ~Y[3] + ~Y[4] + ~Y[6] + ~Y[7];
decoder_38 myDecoder(
.E1_n( 0 ),
.E2_n( 0 ),
.E3 ( 1 ),
.A0 ( A ),
.A1 ( B ),
.A2 ( C ),
.Y0_n(Y[0]),
.Y1_n(Y[1]),
.Y2_n(Y[2]),
.Y3_n(Y[3]),
.Y4_n(Y[4]),
.Y5_n(Y[5]),
.Y6_n(Y[6]),
.Y7_n(Y[7])
);
endmodule
Verilog篇题解 文章被收录于专栏
本人对牛客网verilog篇题目一些理解