题解 | #用3-8译码器实现全减器#

用3-8译码器实现全减器

http://www.nowcoder.com/practice/4a8f2e5058554cea9c1cb2ac8bdea0a7

简析

3-8译码器

先看一下3-8译码器的真值表和表达式。不知道为什么牛客把3-8译码器的基础题目安排在这道题后面...
真值表：

A2	A1	A0	Y0_n	Y1_n	Y2_n	Y3_n	Y4_n	Y5_n	Y6_n	Y7_n
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

表达式：本题给出的3-8译码器只有一个使能端口E。当E==1时，译码器正常工作；当E==0时，译码器输出为8'b1111_1111。

\left\{ \begin{array}{lr} Y0_n=\overline{\overline{A_2}\ \overline{A_1}\ \overline{A_0}}, \\ Y1_n=\overline{\overline{A_2}\ \overline{A_1}\ A_0}, \\ Y2_{n}=\overline{\overline{A_2}\ A_1\ \overline{A_0}}, \\ Y3_{n}=\overline{\overline{A_2}\ A_1\ A_0}, \\ Y4_{n}=\overline{A_2\ \overline{A_1}\ \overline{A_0}}, \\ Y5_{n}=\overline{A_2\ \overline{A_1}\ A_0}, \\ Y6_{n}=\overline{A_2\ A_1\ \overline{A_0}}, \\ Y7_{n}=\overline{A_2\ A_1\ A_0}, \\ \end{array} \right.

全减器

$C_{i}$ 是借位输入， $A$ 是被减数， $B$ 是减数， $D$ 是差， $C_{o}$ 是借位输出。
需要注意的是，当 $A = 0$ ， $B = 1$ ， $C_{i} = 0$ 时，被减数小于减数，借位得到 $2$ ，所以借位输出 $C_{o} = 1$ ，差 $D = 2 - 1 = 1$ ;当 $A = 0$ ， $B = 1$ ， $C_{i} = 1$ 时，借位得到 $2$ ，所以借位输出 $C_{o} = 1$ ，差 $D = 2 - 1 - 1 = 0$ 。
真值表：

C_i	A	B	D	C_o
0	0	0	0	0
0	0	1	1	1
0	1	0	1	0
0	1	1	0	0
1	0	0	1	1
1	0	1	0	1
1	1	0	0	0
1	1	1	1	1

表达式:

\left\{ \begin{array}{lr} D = \overline{C_i}\ \overline{A} B+\overline{C_i}\ A \overline{B}+C_i\overline{A}\ \overline{B}+C_iAB ,\\ C_o = \overline{C_i}\ \overline{A} B+C_i\overline{A}\ \overline{B}+C_i \overline{A}\ B+C_iAB \end{array} \right.

结合3-8译码器的表达式可以得到：

\left\{ \begin{array}{lr} D = \overline{Y1_n}+\overline{Y2_n}+\overline{Y4_n}+\overline{Y7_n} ,\\ C_o = \overline{Y1_n}+\overline{Y4_n}+\overline{Y5_n}+\overline{Y7_n} \end{array} \right.

也就是将减数 $B$ 、被减数 $A$ 和借位 $C_{i}$ 分别连接到到3-8译码器的 $A 0$ 、 $A 1$ 和 $C i$ ，然后对输出 $Y i_{n}$ 取反求和就可以得到全减器的输出。

代码

module decoder1(
    input  wire       A,
    input  wire       B,
    input  wire       Ci,
    
    output wire       D,
    output wire       Co
);
    wire [7:0] Y;
    assign D  = ~Y[1] + ~Y[2] + ~Y[4] + ~Y[7];
  assign Co = ~Y[1] + ~Y[4] + ~Y[5] + ~Y[7];
    decoder_38 myDecoder(
        .E  (1   ), 
        .A0 (B   ), 
        .A1 (A   ), 
        .A2 (Ci  ), 
        .Y0n(Y[0]),
        .Y1n(Y[1]),
        .Y2n(Y[2]),
        .Y3n(Y[3]),
        .Y4n(Y[4]),
        .Y5n(Y[5]),
        .Y6n(Y[6]),
        .Y7n(Y[7])
    );
endmodule

Verilog篇题解文章被收录于专栏

本人对牛客网verilog篇题目一些理解