Cache: 存储经常访问的instruction和dataTLB: 存储经常访问的MMU的地址转换(VA->PA)1.Cache1.1 架构每个CPU都有L1 Data Cache 和 L1 Instruction Cache每数个CPU会组成一个cluster, cluster拥有一个L2 Cache, 数个CPU共用一个L2 Cache数个cluster使用一个L3 Cache接下来就是和总线连接,总线和DDR,SSD,device等进行连接1.2原理经典VIPT缓存体系架构TLB和Cache关系:Cache依赖于TLB提供的物理地址来访问数据。如果TLB未命中,Cache也无法正...